cpld編程語言FpGA和CpLD的區(qū)別，你知道嗎？（上）

1、FpGA（-Gate），現(xiàn)場可編程門陣列，是在pAL、GAL、CpLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它作為專用集成電路（ASIC）領(lǐng)域的一種半定制電路應(yīng)運而生，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)量有限的缺點。

2、CpLD() 復雜可編程邏輯器件是從 pAL 和 GAL 器件發(fā)展而來的器件。它們規(guī)模較大，結(jié)構(gòu)復雜，屬于大規(guī)模集成電路的范疇。它是用戶根據(jù)自己的需要構(gòu)造邏輯功能的數(shù)字集成電路?；驹O(shè)計方法是利用集成開發(fā)軟件平臺cpld編程語言，利用原理圖、硬件描述語言等方法生成相應(yīng)的目標文件，通過下載線將代碼傳輸?shù)侥繕诵酒ā霸谙到y(tǒng)”編程）實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。

3、FpGA 與 CpLD 的區(qū)別：

①CpLD更適合完成各種算法和組合邏輯，F(xiàn)pGA更適合完成時序邏輯。也就是說，F(xiàn)pGA更適合觸發(fā)器豐富的結(jié)構(gòu)，CpLD更適合觸發(fā)器有限、乘積項豐富的結(jié)構(gòu)。

②CpLD的連續(xù)布線結(jié)構(gòu)決定了其時序延遲的均勻性和可預測性，而FpGA的分段布線結(jié)構(gòu)決定了其延遲的不可預測性。

③ FpGA在編程上比CpLD具有更大的靈活性。 CpLD通過修改具有固定互連電路的邏輯功能進行編程，F(xiàn)pGA主要通過改變內(nèi)部布線的布線進行編程； FpGA可以在邏輯門下編程，CpLD在邏輯塊下編程。

④FpGA的集成度高于CpLDcpld編程語言，布線結(jié)構(gòu)和邏輯實現(xiàn)更復雜。

⑤CpLD比FpGA更方便使用。 CpLD的編程采用或技術(shù)，不需要外部存儲芯片，使用簡單。并且FpGA的編程信息需要存儲在外部存儲器中，使用方法復雜。

⑥CpLD比FpGA快，時間可預測性更強。這是因為FpGA是門級編程，CLb之間分布式互連，而CpLD是邏輯塊級編程，其邏輯塊之間的互連是集總的。

⑦在編程方式上，CpLD以或存儲器編程為主，編程次數(shù)可達次。優(yōu)點是系統(tǒng)斷電時，編程信息不會丟失。 CpLD 可分為在編程器上編程和在系統(tǒng)編程。大多數(shù)FpGA基于SRAM編程，系統(tǒng)斷電時編程信息丟失。每次上電時，都需要從器件外部將編程數(shù)據(jù)重新寫入SRAM中。其優(yōu)點是可任意編程次數(shù)，工作時可快速編程，實現(xiàn)板級和系統(tǒng)級動態(tài)配置。

⑧CpLD保密性好，F(xiàn)pGA保密性差。

⑨一般情況下，CpLD的功耗比FpGA大，集成度越高越明顯。

隨著復雜可編程邏輯器件 (CpLD) 密度的增加，數(shù)字器件的設(shè)計人員既靈活又易于進行大規(guī)模設(shè)計，產(chǎn)品可以快速進入市場。許多設(shè)計人員已經(jīng)感覺到 CpLD 易于使用。可預測的時序和高速的優(yōu)點，然而，過去由于CpLD密度的限制，他們不得不轉(zhuǎn)向FpGA和ASIC?，F(xiàn)在，設(shè)計人員可以體會到密度高達數(shù)十萬門的 CpLD 的好處。

文章標題：cpld編程語言FpGA和CpLD的區(qū)別，你知道嗎？（上）
文章URL：http://www.muchs.cn/news13/292563.html

成都網(wǎng)站建設(shè)公司_創(chuàng)新互聯(lián)，為您提供營銷型網(wǎng)站建設(shè)、全網(wǎng)營銷推廣、網(wǎng)站改版、手機網(wǎng)站建設(shè)、網(wǎng)站維護、虛擬主機

廣告

聲明：本網(wǎng)站發(fā)布的內(nèi)容（圖片、視頻和文字）以用戶投稿、用戶轉(zhuǎn)載內(nèi)容為主，如果涉及侵權(quán)請盡快告知，我們將會在第一時間刪除。文章觀點不代表本網(wǎng)站立場，如需處理請聯(lián)系客服。電話：028-86922220；郵箱：631063699@qq.com。內(nèi)容未經(jīng)允許不得轉(zhuǎn)載，或轉(zhuǎn)載時需注明來源： 創(chuàng)新互聯(lián)